Jakarta, www.lampungmediaonline.com – Western Digital Corp. (NASDAQ: WDC) hari ini mengumumkan keberhasilannya dalam mengembangkan arsitektur memory flash empat bit per sel, X4, pada teknologi 3D NAND, BICS3. Dikembangkan berdasarkan inovasi rintisannya di X4 untuk teknologi 2D NAND dan keberhasilannya dalam mengkomersialkan teknologi tersebut.
WDC kini telah mengembangkan X4 pada 3D NAND dengan memanfaatkan kapabilitas integrasi vertikal yang mendalam. Pengembangan ini termasuk pemrosesan wafer silicon, perancangan perangkat untuk memberikan enam belas tingkatan data berbeda pada tiap titik penyimpanan, dan keahlian sistem pada manajemen flash keseluruhan. Teknologi X4 BiCS3 memberikan kapasitas penyimpanan 768 gigabit terkemuka di industri pada sebuah chip tunggal, peningkatan 50 persen dari chip 512 gigabit sebelumnya yang dijalankan pada arsitektur tiga bit per sel (X3). Western Digital akan memamerkan produk-produk yang dapat dilepas dan SSD yang dibangun dengan kapabilitas BiCS3 X4 dan sistem-sistemnya di bulan Agustus pada Flash Memory Summit di Santa Clara, California.
“Implementasi arsitektur X4 pada BiCS3 merupakan pengembangan yang signifikan dari Western Digital karena hal tersebut menggambarkan kepemimpinan kami pada teknologi flash NAND, dan hal ini juga memberikan kami kemampuan untuk menawarkan pilihan solusi perangkat penyimpanan yang semakin luas untuk para pelanggan kami,” ujar Dr. Siva Sivaram, executive vice president, Memory Technology, Western Digital. “Aspek paling mencolok dari pengumuman ini adalah pada penggunaan teknik-teknik inovatif pada arsitektur X4 yang memungkinkan BiCS3 X4 kami untuk memberikan performa atribut-atribut yang setara dengan BiCS3 X3. Perbedaan performa yang dipertajam antara arsitektur X4 dan X3 adalah kemampuan yang penting dan membedakan bagi kami, dan hal itu seharusnya membantu mendorong penerimaan lebih tinggi akan teknologi X4 selama beberapa tahun kedepan.
Pencapaian terakhir ini mengikuti warisan inovasi teknologi flash pertama di industri selama hampir tiga dekade, termasuk teknologi flash multi-level sel (MLC) yang menggunakan dua bit (X2) dan tiga bit (X3) per sel.
WDC akan membuat produk-produk dengan teknologi X4 3D NAND di seluruh aplikasi-aplikasi yang dapat mengambil keuntungan dari titik kapasitas lebih tinggi yang didukung oleh arsitektur X4. Generasi masa depan teknologi 3D NAND, termasuk BiCS4 96-layer, juga akan menggunakan kapabilitas dari arsitektur X4.
